PAT-NO:

JP02001044361A

DOCUMENT-IDENTIFIER: JP 2001044361 A

TITLE:

LAMINATED MULTI-CHIP SEMICONDUCTOR DEVICE

PUBN-DATE:

February 16, 2001

INVENTOR-INFORMATION:

NAME COUNTRY SAKAGUCHI, MASARU N/A ISHIDA, TOSHIHARU N/A ASHIZAWA, KOJI N/A TANAKA, HIROYUKI N/A MIYANO, ICHIRO N/A YAMAZAKI, KAZUO N/A YAMADA, MUNEHIRO N/A

ASSIGNEE-INFORMATION:

NAME COUNTRY HITACHI LTD N/A

APPL-NO: JP2000204078

APPL-DATE:

January 27, 1992

INT-CL (IPC): H01L025/10, H01L025/11, H01L025/18

ABSTRACT:

PROBLEM TO BE SOLVED: To provide a mass storage multi-chip semiconductor device for ensuring high reliability of a connection part.

SOLUTION: In a stack multichip semiconductor device, plural tape carriages

where semiconductor chips are connected electrically to film carrier

having wiring patterns on at least one face are laminated/connected

connector frames 2a and 2b. A lead 15a of the film the carriage package is

extended, so that it protrudes to a side outside of the end faces of connector

frame terminals 26a and 27b and a solder fillet is formed between the tape carrier packages via the lead 15a extended, so that it protrudes and connect them.

COPYRIGHT: (C) 2001, JPO

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-44361

(P2001-44361A)

(43)公開日 平成13年2月16日(2001.2.16)

(51) IntCL'

識別記号

ΡI

テーマコート*(参考)

H01L 25/10

25/11

25/18

H01L 25/14

7.

審査請求 有 請求項の数3 OL (全 13 頁)

(21)出願番号

特額2000-204078(P2000-204078)

(62)分割の表示

特願平4-11927の分割

(22)出顧日

平成4年1月27日(1992.1.27)

(71)出顧人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(72)発明者 坂口 勝

神奈川県横浜市戸塚区吉田町292番地 株

式会社日立製作所生産技術研究所内

(72)発明者 石田 寿治

神奈川県投資市戸塚区吉田町292番地 株

式会社日立製作所生産技術研究所内

(74)代理人 100075753

弁理士 和泉 良彦

最終頁に続く


(54) 【発明の名称】 積層マルチチップ半導体装置

(57)【要約】

【目的】接続部の高信頼性を確保した大容量のマルチチップ半導体装置を提供すること。

【構成】上記目的は、少なくとも一面に配線パターンを有するフィルムキャリアテーブに半導体チップを電気的に接続したテーブキャリアパッケージを、コネクタ枠2a、2bを介して複数個積層接続した積層マルチチップ半導体装置において、上記フィルムキャリアパッケージのリード15aを該コネクタ枠端子26a、27bの端部面よりも外側に突出するように張り出させかつその突出するように張り出させたリード15aを介して上記テーブキャリアパッケージ間にはんだフィレットを形成して接続したことを特徴とする積層マルチチップ半導体装置を構成することによって達成することができる。

[図13] コネクタ枠輪子とTCPのアウターリードとの接続部の構画図



1

【特許請求の範囲】

【請求項1】少なくとも一面に配線パターンを有するフ ィルムキャリアテープに半導体チップを電気的に接続し たテープキャリアパッケージを、コネクタ枠を介して複 数個積層接続した積層マルチチップ半導体装置におい て、積層した各テープキャリアパッケージのリードを上 記コネクタ枠の端部から突出するように張り出させかつ その突出するように張り出させたリードを介して上記テ ープキャリアパッケージ間にはんだフィレットを形成し て接続したことを特徴とする積層マルチチップ半導体装 10

【請求項2】基板と接続する上記テープキャリアパッケ ージを除くその他の積層されたテープキャリアパッケー ジ間において上記リードを上記コネクタ枠の端部から突 出するように張り出させかつその突出するように張り出 させたリードを介して上記テープキャリアパッケージ間 にはんだフィレットを形成して接続したことを特徴とす る請求項1記載の積層マルチチップ半導体装置。

【請求項3】上記コネクタ枠の端部近傍に位置するテー プキャリアパッケージのリード幅を上記コネクタ枠の端 20 子幅と同等かそれ以上に広くしたことを特徴とする請求 項1または2記載の積層マルチチップ半導体装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は情報機器等に用いられる 半導体装置に係り、特に、大容量でかつ接続部の高信頼 度を確保することのできる積層マルチチップ半導体装置 に関する。

[0002]

クステーション、パーソナルコンピュータ、ワードプロ セッサ等の情報機器に多量に使用されており、今後これ らの機器の高性能化、多機能化、製品拡大がさらに進む と予想されることから、ここで用いられる半導体メモリ の需要も加速度的に増大して行くものと考えられる。こ の場合、大容量のメモリを必要とする装置では、機器内 で半導体メモリの占める実装面積が益々増大する傾向に あり、機器の小型化、軽量化を阻害する最大の要因とな っている。

【0003】この問題を解決する方法として、従来から 40 強力に推し進められているチップ内索子の高集積化によ り1チップ当りのメモリ容量を増大する方法、または、 パッケージされたメモリモジュールをプリント配線板に 高密度に実装する方法、あるいは、特開昭 59 - 180386 号公報及び特開昭 61 - 101067号公報記載のように、複 数個の半導体チップを厚さ方向に積み重ねて高密度化を 図る方法がある。

【0004】これらの方法のうち、チップ内素子を高密 度化する方法は、従来技術の延長では解決できない新し い局面にきており、新技術、新生産設備の開発が必要に 50

なってきている。また、プリント配線板に高密度実装す る方法は、モジュールの小型化、プリント配線板への両 面実装、ZIP (zigzag in - line - package)部品の採用な どが行われているが、1個のチップを1パッケージとし たモジュールを使用する限りでは、これ以上の大幅な高 密度化は困難な状況にある。

【0005】これに対し、複数個の IC チップを厚さ方 向に積み重ねる方法が極めて有利であり、これまで、種 々の提案がなされている。

[0006]

【発明が解決しようとする課題】しかしながら、上記公 報における開示を含めこれまでに提示されている方法で は、各層の端子を密着して接続する構造であるため、接 続の信頼性が十分に確保できないという不具合点があっ

【0007】本発明の目的は、上記従来技術の有してい た課題を解決して、接続部の高信頼性を確保した大容量 のマルチチップ半導体装置を提供することにある。

[8000]

【課題を解決するための手段】上記目的は、フィルムキ ャリアテープに半導体チップを電気的に接続したテープ キャリアパッケージを、少なくともその一面に接続端子 を有するコネクタ枠を介して複数個積層接続した積層マ ルチチップ半導体装置において、上記コネクタ枠の少な くとも一面に上記接続端子厚さよりも厚く絶縁膜を形成 したマルチチップ半導体装置とすること、あるいは、上 記コネクタ枠の少なくとも一面の端子の一部に突起を形 成したマルチチップ半導体装置とすること、あるいは、 フィルムキャリアテープに半導体チップを電気的に接続 【従来の技術】半導体メモリは大型コンピュータ、ワー 30 したテープキャリアパッケージを少なくともその一面に 配線パターンを有するコネクタ枠を介して複数個積層接 **続した積層マルチチップ半導体装置において、上記コネ** クタ枠の一端をコネクタ枠端部に露出させた構造とした 積層マルチチップ半導体装置とすること、あるいは、少

なくとも一面に配線パターンを有するフィルムキャリア テープに半導体チップを電気的に接続したテープキャリ アパッケージをコネクタ枠を介して複数個積層接続した 積層マルチチップ半導体装置において、上記フィルムキ ャリアパッケージのリードを該コネクタ枠端子の端部面 と同一か、またはそれ以上に露出させたテープキャリア パッケージを有する構成とした積層マルチチップ半導体

装置とすることによって達成することができる。

[0009]

【作用】上記構成とすることによって、各層間の接合は んだ厚さをある一定厚さ以上に確保するとともに、接続 部に十分なはんだを供給することができ、接続部の接続 の高信頼性を確保することができる。

[0010]

【実施例】以下、本発明マルチチップ半導体装置の構成 について参考例及び実施例によって具体的に説明する。

【0011】マルチチップ半導体装置の参考例を図1~12により、本発明の一実施例を図13~16により説明する。なお、各図において同一符号は同一内容を示し、また、テープキャリアバッケージ(以下、TOPと略称する)及びコネクタ枠を複数段積み重ねた図においては、下段から上段に、各符号数字の後に a、b、c、d 等の記号を付して区分した。

【0012】まず、図1は、TCP 1とコネクタ枠2とを 交互に積み重ね、電気的に接続した本発明マルチチップ 半導体装置6をはんだ5によってマザーボード4に接続 10 したモジュールの断面を示した図である。すなわち、コネクタ枠2と TCP 1とが4段交互に積み重ねられ、最 上層に蓋を付され、はんだによって接合されてマルチチップ半導体装置6がはんだ5によってマザーボード4上に配置接続されていることを示す。

【0013】次に、図2に TCP 1の平面図、図3に図2 A-A部の断面を示す。これらの図において、半導体チップ10の上面にバンプ11が形成されており、該バンプ11にフィルムキャリアテープ12上に形成されたインナー20リード13が接続されており、フィルムキャリアテープ12の基材の一部で構成されるサポートリング14がリードを保持するとともに、インナーリード13からアウターリード15へのリードピッチを広げるための配線エリアの役目を有している。

【0014】半導体チップ10の表面及びインナーリードボンディング部を含めサポートリング部14にかけて保護コート樹脂16が塗布されている。短辺方向に配置されるリードにはチップ選択バンプ17につながるチップ選択リード18、その他のバンプ11につながる共通リード15、さ 30 らにバンプとはつながらないダミーリード19がある。また、長辺方向のサポートリング14上には仮固定リード20 が配置されている。

【0015】次に、図4にコネクタ枠の平面図、図5にコネクタ枠の一部の平面拡大図、図6に図5の側面図、図7に図5の A-A 部の断面図を示す。この図4~7において、基材25の表裏面には表面端子26と裏面端子27とが形成されており、表裏面の端子は表裏のランド28を有する端面スルーホール29によって電気的に接続されている。端子の内側部分には表面スペーサ30、裏面スペーサ 4031が形成されている。また、長手方向の基材25面上には仮固定用端子32が配置されている。

【0016】図8は接続部の一部拡大断面図である。この図において、第1段目のコネクタ枠2aには表面端子26a、裏面端子27aがが形成され、その端子の上面には表面スペーサ30a、裏面スペーサ31aが形成されている。表面端子26aと裏面端子27aとは端面スルーホール29aによって接続されている。第2段目のコネクタ枠2bも第1段目のコネクタ枠2aと同じ構造である。TCP 1aのアウターリード15aは表面スペーサ30aと裏面スペーサ31b

とに挟まれた形で表面端子26aと裏面端子27bとの間を通り、コネクタ枠の端部に達している。また、はんだ33a は端面スルーホール29a、表面端子26a、裏面端子27bを 温らし接続部全体に充填されている。

【0017】マザーボード4には基板端子34が形成されており、該基板端子34の上には基板スペーサ35が形成されている。基板スペーサ36とコネクタ枠2aの裏面スペーサ31aとは対向して接しており、これらのスペーサによって一定の間隔を保持された基板端子34とコネクタ枠2aの裏面端子27aとの間にははんだ5が充填されている。

【0018】図9はマルチチップ半導体装置6の動作を説明するための回路ブロック図である。この図において、半導体チップ10a、10b、10c、10dにはアドレス端子40、データ入出力端子41、ライトイネーブル端子42、アウトイネーブル端子43、電源端子44、グランド端子45、チップ選択端子46a、46b、46c、46dが電気的に接続されている。これらの端子の内、チップ選択端子46a~46dはそれぞれの半導体チップ10a~10dに独立に接続されているが、その他の端子は半導体チップ10a~10dに共通に接続されている。なお、図9においてアドレス端子40及びデータ入力端子41は1本のラインで示してあるが、実際の配線では複数本で構成されている。これに対し、ライトイネーブル端子42、アウトイネーブル端子43、電源端子44、グランド端子45及びチップ選択端子46a~46dは実際の配線ではそれぞれ各1本の場合が多い。

【0019】この回路において、まず半導体チップ10へのデータの書き込みはアドレス線とデータ線に必要な情報を電気信号として与えておき、書き込み許可信号線をonにしておいて、情報を記憶させたいチップのチップ選択端子を on にすることにより、選択されたチップの希望のアドレスに所定の情報が記憶される。他の3個のチップは、それぞれのチップ選択端子が off に保たれているため、チップ内部の情報の変化はない。同様に、チップからの情報の読み出しは、情報を取り出したいアドレスを示す信号をアドレス線に与えておき、データ入出力許可端子をon にしておいて、情報を取り出したいチップ選択端子を on にすることによって、選択したチップの希望するアドレスからの情報がデータ入出力端子に出力される。

【0020】図10はチップ選択端子部の斜視図である。この図において、マザーボード4上にはチップ選択端子50a~50dが、また、コネクタ枠2上にはチップ選択端子51a~51dが形成されている。また、TCP 1 側には各段の半導体チップ10の共通位置にそれぞれのチップ選択バンプ17a~17dが形成されており、これらのバンプ17a~17dに接続して各段によってパターン形状の異なるチップ選択リード18a~18dが形成されており、コネクタ枠2のチップ選択端子51に接続されている。TCP 1のフィルム上50 にはチップ上のバンプと接続されない3個のダミーリー

11

ド19が形成されており、このダミーリード19はコネクタ 枠2の端子と接続されている。

【0021】図11、12 はコネクタ枠端子と TCP 1 リー ド及びマルチチップ半導体装置6とマザーボード4との 接続状態を示す接続部の拡大断面図で、図11は共通端子 部(図9の A-A 部位置)、図12 は第4段目の半導体10d がマザーボードと接続している(図9の B-B 位置)チッ プ選択位置の接続部の拡大断面図である。図11 におい て、マザーボード4の表面には基板端子34が形成されて おり、基板端子34上には基板スペーサ35が形成されてい 10 る。コネクタ枠2aとコネクタ枠2bとはTCPlaのアウタ ーリード15aを挟んではんだによって接続されている。 同様に、コネクタ枠2bとコネクタ枠2c、コネクタ枠2 cとコネクタ枠2d、コネクタ枠2dと蓋3もそれぞれの TOP 1 のアウターリード15を挟み込んではんだ33によっ て接続されている。 コネクタ枠 2aとマザーボード4と ははんだ5によって接続されている。

【0022】図12において、チップ選択バンプ17dはチ ップ選択リード18dと接続されており、また、各コネク 夕枠間はダミーリード19を間に挟んではんだ33a~33dに 20 よってつながっており、さらにマザーボード4上に配置 されたチップ選択基板端子50dと電気的に接続される。 これに対し、第1段~第3段のチップ選択バンプ17a~1 7cはこの断面位置ではリードとはつながっていない。

【0023】 このような構成において、本発明になるマ ルチチップ半導体装置の各部の詳細構造について以下に 説明する。

【0024】まず、図1において、マザーボード4は単 層及び多層の配線を有するプリント配線板であって、そ の表面に本図に示すマルチチップ半導体装置6と共にそ 30 の他の半導体部品及び一般電気部品を搭載したもので (配線及びその他の部品は図示せず)、入出力、演算、記 **憶、表示などの機能を備えた電子デバイスの一部であ**

【0025】図2、3において、半導体チップ10はシリ コンからなり内部にメモリ素子を形成したもので、4M ビットの記憶容量を有するダイナミック・ランダム・ア クセスメモリである。半導体チップ10の表面には信号の 入出力用の端子としてめっき法によって形成された金バ ンプ11及び17が配置されている。

【0026】フィルムキャリアテープ12はポリイミドフ ィルムに銅箔を固着してその銅箔をパターニングしてリ ードとしたもので、パターニング後のリード表面にはニ ッケルを下地として金めっきを施してある。

【0027】半導体チップ10上のバンプ11及び17にフィ ルムキャリアテープに形成したインナーリード13を位置 合わせし、インナーリード13の上から加熱ブロックを押 し当てて、金・金の熱圧着ボンディング法によって接続

17の形成は特にめっき法による形成に限定されるもので はなく、予め別工程で形成しておいた金の小片を固着さ せること、あるいはワイヤボンディングの原理を用いて 金線をバンプ11及び17の形状に熱圧着させることなどの 方法も適用できる。また、材料も金に限定されるもので はなく、銅、ニッケル及びこれらの合金であってもよ

6

【0029】また、フィルムキャリアテープ上のリード の表面処理についても、金めっきに限定されるものでは なく、すずめっき、はんだめっき等も十分適用可能であ る。また、リードの材質も銅に限定されるものではな く、銅合金、鉄、鉄合金等も適用することができる。 【0030】また、保護コートは、チップ10の表面及び インナーリード13部を保護するもので、本参考例ではエ ポキシ系の樹脂を用いた。なお、チップ上のバンプ11及 び17の配置は図2においては短辺上のものを示したが、 長辺上に配置されるもの、四辺に配置されるもの、チッ プの中央部に配置されるものも当然含まれる.

【0031】図2において、長辺上に形成された仮固定 用リードは TOP 1 とコネクタ枠2を位置合わせして固 定するときの仮接続用に用いるものである。すなわち、 TCP1 とコネクタ枠2を複数段積層接続する工程におい て、まず一組の TCP 1 とコネクタ枠2とを仮固定して コネクタ枠付き TCP (以下、枠付き TCP と略称する)と するが、このとき、コネクタ枠2と TCP 1 との位置合 わせはそれぞれの上に設けた位置合わせマーク(図示せ ず)を用いて行い、TCP 1 の上記仮固定用リードをコネ クタ枠の仮固定用端子に熱圧着する.

【0032】図4~図8に示すコネクタ枠2は、TOP 1 を複数個積層接続するときの各 TCP1 のリード間を接続 し、同時に TCP 1 間の間隔を一定に保つためのもので ある。

【0033】図4~図8において、コネクタ枠2は、ガ ラスエポキシ基材25の両面銅張積層板を用いて表裏にパ ターンを形成して接続端子とし、該表裏パターンを接続 するためのスルーホールを形成し、接続端子の一部にス ペーサとなる樹脂層をスクリーン印刷法によって形成し た後、金型により図4に示した形状に外形の打ち抜きを 行う。表裏パターン及びスルーホールは銅めっきの上に 40 はんだめっき処理を施す。上記の打ち抜きに際しては、 スルーホールの中心線に沿って切断するように金型を設 計することにより、スルーホールの内壁の一部を露出さ せた端面スルーホール29の形成を行う。仮固定用端子 は、上述したように、TCP 1 との仮接続に用いる。

【0034】本参考例においてはコネクタ枠2にガラス エポキシ基材25の両面銅張積層板を用いたが、コネクタ 枠2の材質はこれに限定されるものではなく、その他の 有機樹脂あるいはセラミック等の無機系材料を用いるこ ともできる。

【0028】ここで、半導体チップ10上のバンプ11及び 50 【0035】スペーサ30及び31は積層接続時のはんだ接

読層の厚さを確保し、かつ、接続部のはんだが TCP 1 リードを伝わって内部に侵入しないようにするためのもので、はんだ付け温度に耐えるエボキシ系の樹脂を用いているが、これもエボキシ系樹脂に限定されるものではなく、その他の有機樹脂あるいはセラミック等の無機系材料を用いることができる。また、表裏パターン形成時に、図に示すスペーサ位置のパターンの一部を凸状にめっきあるいはエッチング処理によって形成することも可能である。表裏パターンの内スペーサで覆われた部分以外の面が接続に寄与する接続端子となる。コネクタ枠上 10 の端子表面にははんだめっきを施しているが、これもはんだに限るものではなく、金、すずあるいはスルーホールを形成したときの銅であってもよい。

【0036】図2及び図10において、マルチチップ半導体装置6上のチップ選択用バンプ17は、チップ10上の定位置に配置されるため、チップの種類は積層される段に影響されることなく一種類でよい。また、コネクタ枠2についても各段とも同じパターン位置のものでよく、これも一種類でよい。これに対し、フィルムキャリアテープ12は、各段に対してパターン形状が異なるため、それ20ぞれのパターンに応じた4種類のものを用意している。TCP1上のダミーリード19は、図12に示すように、チップ選択端子部の各段のコネクタ枠2間の接続を行うためのものである。

【0037】図1及び図10に示す蓋は、内部のくり抜きのない印刷配線板を用いることによってマルチチップ半導体装置6をマザーボード4に実装したときの内部保護を行うと共に、表面に形成した端子の面積を広くとることによって、4段積層した時点での電気的特性検査を容易に行えるようにしたものである。

【0038】ここで、TO 1 とコネクタ枠2との積層接続方法について説明する。TCP 1 とコネクタ枠2との積層接続は、まず各段のTCP 1 とコネクタ枠2とを位置合わせ、仮固定して枠付きTCP 1 とした後、該枠付きTCP 1 を4段位置合わせし、さらに最上層に蓋を位置合わせして積層接続する。ここで、枠付きTCP 1 の仮固定には、パルスヒート方式の加熱圧着方式によって、コネクタ枠2の仮固定用端子32とTCP 1 の仮固定用リード20を圧着する。この場合、コネクタ枠2の端子にはんだめっきを、TCP 1 のりードに金めっきを用いているため、フラックスの使用なしではんだリフロー接続が可能であり、この工程を経た後の洗浄が不要であるという利点がある。なお、本参考例では熱圧着による仮固定について説明したが、接着剤による固定、機械的挟みつけによる固定等の方法も適用可能である。

【0039】また、この枠付き TCP 1 の4個と最上層 の蓋の仮固定には、第1番目から順次一段づつ位置合わせし、接着剤で仮固定して行く方法をとった。この場合、各接続層の厚さが一定になるように、接着剤の硬化 時に上段の枠付き TCP 1 を一定荷重で押し付ける方法

をとった。枠付き TCP 1 4 個と最上層の蓋を位置合わせし、仮固定した後、接続部にはんだ付け用のフラックスを塗布し、端面スルーホール29部を溶融はんだに浸漬することによって接続部のはんだ付けを行った。

8

【0040】このようにしてはんだ接続したマルチチップ半導体装置6をはんだ印刷を施したマザーボード4上に位置合わせ配置し、ベーパーリフローソルダリングによりはんだ接続を行ってマルチチップ半導体モジュールとした。

(0041) 図11はこのマルチチップ半導体モジュールの接続部の断面を示す図で、マザーボード4とマルチチッップ半導体装置6及び各段のコネクタ枠の端子と TCP 1のリードとがはんだによって完全に接続されていることを示している。

【0042】次に、本発明の実施例について、図13、14 によって説明する。

【0043】図13はコネクタ枠2の端子と TCP 1 のアウターリードとの接続部の断面図である。この図において、コネクタ枠2a の表面端子26aとコネクタ枠2b の裏面端子27bとで挟まれた TCP 1 のアウターリード15a はコネクタ枠2の端部からLだけ張り出した構造である。

【0044】図14は図13に示した接続部の平面図である。この図において、アウターリード15の先端部分は元部分よりも幅広になっており、ランド28とほぼ同じ広さになっている。また、図15及び図16ははんだ接続後の接続部の断面の拡大図で、図15はリードのはんだ濡れ性が良好な接続部、図16は濡れ性の悪い接続部の状態を示したものである。

30 【0045】本実施例はマルチチップ半導体装置の組立、はんだ接続時の TCP 1 のリードのはんだ濡れ性検査を確実に行い得る構造を提供するものである。すなわち、図13及び図14に示したようにアウターリードをコネクタ枠2の端部から張り出させることによって、また、アウターリード15の先端部の幅を端面スルーホール29の幅と同等にすることによって、はんだ濡れ性が良好な場合は図15に示すように良好なはんだフィレット60が形成され、濡れ性が悪い場合には図16に示すようにはんだフィレットが形成されないことから、はんだ濡れ性の検査40 を外観から容易に検査することができるものである。

[0046]

【発明の効果】以上述べてきたように、マルチチップ半 導体装置を本発明構成の装置とすることによって、従来 技術の有していた課題を解決して、接続部の高信頼性を 確保した大容量のマルチチップ半導体装置を提供するこ とができた。

【0047】すなわち、コネクタ枠の端子上にスペーサを設けたことにより端子とリードとの間に一定の間隔を設けることができ、はんだ溶融接続時のはんだ浸透性の50向上と接続部のはんだ中に占める金の含有率を大幅に低

下させることができ、接続信頼性の大幅な向上を図ることができた。また、端面スルーホール構造にしてコネクタ枠の接続部を端面に露出させ、また同時に TCP リードの端部も露出する構造にすることにより、接続状態の外観検査が一目で行えるようになり、品質の向上と生産性の向上が図れるようになった。さらに、溶融はんだ法によるはんだ接続が可能になって接続プロセスの単純化が図れ、かつ、TCP リード表面の金が溶融はんだ中に拡散することによって、接続部の金含有量を微量に抑えることができ、接続の信頼性を大幅に向上させることがで10 図。きた。

[0048]

【図面の簡単な説明】

- 【図1】マルチチップ半導体装置の接続部の断面図。
- 【図2】TCP の平面図。
- 【図3】図2の A-A 部の断面図。
- 【図4】コネクタ枠の平面図。
- 【図5】コネクタ枠の一部拡大平面図。
- 【図6】コネクタ枠の側面図。
- 【図7】コネクタ枠の A-A 部の断面図。
- 【図8】マルチチップ半導体装置の一部拡大断面図。

10


- 【図9】マルチチップ半導体装置の回路ブロック図。
- 【図10】チップ選択端子部の斜視図。
- 【図11】共通端子部の接続部拡大断面図。
- 【図12】チップ選択端子部の接続部拡大断面図。
- 【図13】本発明に係るマルチチップ半導体装置のコネクタ枠場子と TCP のアウターリードとの接続部の断面図、
- 【図14】図13の接続部の平面図。
- 【図15】リードのはんだ濡れの良い接続部の拡大断面 0 図.

【図16】リードのはんだ濡れの悪い接続部の拡大断面図。

【符号の説明】


1…TCP (テープキャリアパッケージ)、2…コネクタ枠、4…マザーボード、5、33 …はんだ、6…マルチチップ半導体装置、10 …半導体チップ、15 …アウターリード、18 …チップ選択リード、19 …ダミーリード、26 …表面端子、27 …裏面端子、29 …端面スルーホール、30 …表面スペーサ、31 …裏面スペーサ、50 …チ20 ップ選択基板端子、51 …チップ選択端子、60 …フィレット。

【図1】




【図3】

【図3】 図2のA-A部の衡面図




【図7】


【図7】 コネクタ枠のA-A部の断面図



【図2】




【図4】




【図6】

【図6】 コネクタ枠の側面図




【図5】




【図8】

【図8】 マルチチップ半導体装置の一部拡大断面図




【図9】

【図9】 マルチチップ半導体装置の回路ブロック図




【図10】




【図11】

【図11】共通端子部の接続部拡大断面図




【図12】

【図12】チップ選択嫡子部の接続部拡大斯面図




【図13】

【図13】コネクタ枠輪子とTCPのアウターリードとの接続部の断面図




【図14】




【図15】

【図15】 リードのはんだぬれの良い接続部の拡大断面図



【図16】

【図16】 リードのはんだぬれの悪い接続部の拡大断面図



フロントページの続き

(72)発明者 芦沢 弘二

神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所生産技術研究所内

(72) 発明者 田中 大之

神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所生産技術研究所内

(72) 発明者 宮野 一郎

神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所生産技術研究所内

(72)発明者 山崎 和夫

東京都小平市上水本町五丁目20番1号 株式会社日立製作所半導体設計開発センタ内

(72)発明者 山田 宗博

東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体設計開発センタ内